 | Друзья сайта |  |
|
Наша кнопка --------------
|  |
| Статистика | |
|
Онлайн всего: 1 В гостях: 1 Дома: 0 | |
|
 | |  |
Главная » 2018 » Май » 4 » Синтез логических схем с использованием языка VHDL
Синтез логических схем с использованием языка VHDL | 20:25 |
Синтез логических схем с использованием языка VHDL — В книге рассматриваются теоретические основы синтеза логических схем по спецификациям на высокоуровневом языке VHDL, предназначенном для проектирования цифровых систем, описывается "синтезируемое" подмножество языка VHDL в системе автоматического синтеза Leonardo. Приводятся примеры синтезируемых (схемно реализуемых) конструкций языка и примеры синтезируемых описаний типовых схем, изучается проблема эффективного управления процессом синтеза.
Язык VHDL является международным стандартом в системах автоматизации проектирования и предназначен для спецификации, моделирования и синтеза цифровых систем на основе заказных и программируемых пользователями сверхбольших интегральных схем.
Книга предназначена для первоначального ознакомления как с языком VHDL, так и с проблемой синтеза схем по спецификациям на языке VHDL. Может быть полезна студентам, аспирантам и специалистам, занимающимся разработкой электронной аппаратуры с помощью средств САПР.
Название: Синтез логических схем с использованием языка VHDL
Автор: Бибило П. Н.
Издательство: СОЛОН-Р
Год: 2009
Страниц: 384
Формат: PDF
Размер: 10,02 МБ
ISBN: 5-93455-152-3
Качество: Отличное
| |
Просмотров: 78 |
Добавил: pmojka
| Рейтинг: 0.0/0 |
Добавлять комментарии могут только зарегистрированные пользователи.[ Регистрация | Вход ]
|
|
|
